Vers l’émergence de transistors en 3D

source: http://www.bulletins-electroniques.com/actualites/72635.htm

Brique de base de la microélectronique, le transistor se présente sous la forme d’un élément semi-conducteur, dit « canal », reliant deux bornes. Le passage d’un courant entre celles-ci est contrôlé par une troisième borne que l’on appelle la grille, véritable interrupteur déterminant l’ouverture et la fermeture du transistor. Si la taille des transistors n’a cessé de se réduire au cours des décennies passées, leur miniaturisation semble atteindre aujourd’hui des limites avec ce modèle d’architecture planaire. D’où les alternatives explorées par les chercheurs du monde entier afin de poursuivre cette miniaturisation. C’est dans ce contexte que des chercheurs du Laboratoire d’Analyse et d’Architecture des Systèmes, le LAAS (CNRS/Université de Toulouse), et de l’Institut d’Electronique, de Microélectronique et de Nanotechnologie (CNRS/Université de Lille/Université de Valenciennes et du Hainaut-Cambresis/ISEN) ont, pour la première fois, conçu un transistor nanométrique en 3D.

Continuez la lecture

Les commentaires sont fermés.